HDL Designer Series

HDL Designer Series est une suite logicielle qui founit des solutions optimisées pour la création HDL, la synthèse et les processus de vérification pour les conceptions FPGA ou ASIC dans un enviroment multi-utilisateurs.

Comprehensive Design Creation & RTL Reuse Environment

• Tous les siliciums
  PLD, FPGA, Platforme FPGA, ASIC structuré, Prototypes ASIC, ASICs et SOC.
• Tous les fondeurs
  Actel, Altera, Atmel, ChipExpress, Lattice, Xilinx, ainsi que les fondeurs ASIC.
• Tous les langages
  VHDL, Verilog, SystemVerilog, C/C++, PSL
• Tous les Flots
  Intégration avec tous les principaux outils de simulation et solutions d'émulation.
  Intégration avec tous les outils de synthèse et environement de Placement / Routage.

Optimisation du Reuse de code RTL

• La fonctionnalité Reuse en pratique ( Démonstration en ligne) en anglais sur le site Mentor (datasheet)

Optimiation du Design Process

• Réduction du temps de conception: Proessus de développement d'étude rapide
• Productivité: Etude en équipe et gestion de versions
• Adapter l'outil à votre méthodologie: Gestion du flow et personnalisation
• Réduction du temps de mise au point: Analyse et mise au point centrée sur le FPGA
• Optimisation vis à vis du PCB: Optimisation des entrées/sorties et intégration sur le PCB
• Vérification intégrée, debugage avancé.

Solutions de design

• Fonctionnalité Reuse de code RTL et contrôle de la qualité de l'écriture
• Outils de design texte multi langages
• Outils de création de machines d'états avancée
• Outils de création de graphiques hiérarchiques HDL
• Gestion de données et étude collaborative multi-utilisateurs

Documentation sur HDL Designer

Ce produit vous intéresse ? contactez-nous

 

Haut de la page